“老师，这是乔瑞达带来的u盘，芯片设计图就保存在里面。
刚刚我看过了，芯片结构很完整，设计思路很成熟，还有几个全新开发的ip核心，很新奇，也很有想法。”
这时候，周万达将乔瑞达带来的那个u盘拿了出来，递给了王院士。
“哦，还有独立设计ip核心的能力，不错不错，我更看好你了。”
闻言，王院士的眼睛更亮了，他接过u盘，插到电脑上，迫不及待的查看起来。
王院士事务繁忙，时间紧张，不可能象周万达那样一个模块一个模块的仔细查看。
他只是看了一下芯片架构，并重点关注了那四个全新设计的ip核心。
而后打开一个实验室内部开发的芯片仿真软件，将乔瑞达的芯片设计图导入之后，进行了仿真测试。
十几分钟之后，测试结束，王院士一边查看测试报告，一边给出了点评。
“这款芯片设计的不错，功能比较完善，功耗非常低，很适合小型p3播放器使用。
但是缺陷也不是没有，在仿真测试中，出现了一次硬件时序冲突问题。
如果使用这张设计图去流片，生产出来的芯片很可能日常使用没问题，在某些特定的操作下却会死机或重启。”
这就是大型芯片仿真软件的强大作用了，它可以在流片之前，全方位模拟芯片运行过程，尽可能的发现设计图中的缺陷，提高流片成功的几率。
乔瑞达当初购买的一系列芯片设计相关软件中，也有两款仿真测试软件。
只是那两款软件，只是面对大众的通用版，功能有限，并没有发现这个隐藏的比较深的时序冲突。
和王院士使用的这种基于超算设计的大型芯片仿真软件，根本不在一个等级上。
接下来，王院士凭借他丰富的集成电路设计经验，很快找到了时序冲突发生的原因，和乔瑞达商量之后，对部分硬件代码进行了更改。
而后王院士叫来两名实验室行政人员，和乔瑞达签订了芯片流片测试合同，这才安排工作人员，开始根据芯片设计图制作掩膜版。
乔瑞达也在第一时间联系瑞达科技财务部，全额支付了流片费用。
以瑞达科技的营收水平，600万人民币连半天的流水都用不到。
得益于本院学生和客户的双重身份，乔瑞达获准进入实验室，全程观看了掩膜版的制作过程。
这是乔瑞达第一次接触到光刻机，刻蚀机，等集成电路加工设备。
尽管用于光掩膜版制作的光刻机，加工精度比芯片生产使用的arf光刻机要低很多，也让他大开眼界。
本章未完，请点击下一章继续阅读！若浏览器显示没有新章节了，请尝试点击右上角↗️或右下角↘️的菜单，退出阅读模式即可，谢谢！